功率器件数据表的第一行是一句营销用语，而不是标识符。Wolfspeed的C4D40120D与C4D40120H的标题逐字相同——"4th Generation 1200 V, 40 A Silicon Carbide Schottky Diode"——封装标识也相同，都是C4D40120。一颗是单芯片，另一颗是同一封装内的两颗芯片，而这颗双芯片器件按每路给出其浪涌承受能力（i²t）：84.5 A²s，对应单芯片器件的305。当浪涌只落在一路上时，这3.6倍的差距才是真正的裕度。将器件标识与采购订单相核对的来料检验，两者都会通过。在展开细节之前先给出应据以行动的结论：管辖一份功率器件订单的文件，是你自己撰写的器件专属规格书，而不是供应商的数据表——其理由就写在AEC-Q101本身之中：在文件优先级排序里，供应商的数据表在五者中排在最后。
问题所在：额定值一致，器件却不同
以下将两颗Wolfspeed器件并列，数据取自数据表PDF——C4D40120D为Rev. 9，2024年9月；C4D40120H为Rev. 4，2024年8月。双芯片器件在其表格下注明* Per Leg, ** Per Device。
| C4D40120D——双芯片，TO-247-3 | C4D40120H——单芯片，TO-247-2 | |
|---|---|---|
| 数据表标题 | 1200 V, 40 A SiC Schottky Diode | 1200 V, 40 A SiC Schottky Diode |
| 封装标识 | C4D40120 |
C4D40120 |
| IF @ TC = 25 °C | 56.5 / 113 A（每路 / 每器件） | 128 A |
| IFSM @ 25 °C, 10 ms | 130 A（每路） | 247 A |
| i²t @ 25 °C, 10 ms | 84.5 A²s（每路） | 305 A²s |
| i²t @ 110 °C | 60.5 A²s（每路） | 300 A²s |
| VF typ / max, Tj 25 °C | 1.5 / 1.8 V 在 IF = 20 A | 1.5 / 1.8 V 在 IF = 40 A |
| RthJC typ | 0.29（每器件）/ 0.57（每路） | 0.225 |
| Qc @ 800 V | 99 nC | 194.9 nC |
| 存储温度 | −55 至 +135 °C（Tstg） | −55 至 +150 °C（作为壳温与存储温度，Tc） |
这张表引出五个实务陷阱。
**正向电压看着相同，却不可比。**两份数据表都写typ 1.5 V、max 1.8 V。但测试电流分别是20 A和40 A。任何一张删掉了测试条件列的对比表格，都会把这两颗器件在导通损耗上显示为相等。双芯片器件的数据表在任何地方都未保证：当单路承载40 A时的正向电压。
**浪涌承受能力是按每路给出的，而规则不是由你自己朝任何一个方向去换算这个数值，而是向制造商索取器件级的浪涌额定值。**原因在于i²t是电流平方的积分，因此它不会像线性额定值那样按比例缩放。这两个浪涌数值彼此甚至并不独立：i²t = IFSM²·tp/2 能复现每一个印出的数值（130² × 0.005 = 84.5，247² × 0.005 = 305，以及Power Master的135² × 0.005 = 91.1）。正因为它是一个平方量，两路均匀分担一次浪涌时，其器件级i²t是每路数值的四倍，而非两倍——4 × 84.5 = 338 A²s，略高于单芯片的305，因此在均匀分担的情形下，双芯片器件反而是略强的那一颗，而不是"3.6倍"这个醒目说法所暗示的更弱的那一颗。那3.6倍的差距只有在相反的情形下才真实存在：某个故障或某种拓扑只驱动一路，会让那一路只剩下它裸露的84.5 A²s。而均匀分担并无保证——制造商并不担保这一点，且在正向电压交越点以下，负温度系数会与之作对——与此同时，器件级额定值本身根本就没有印出来。在一个你无法安全换算的数值和一个页面上根本没有的数值之间，应当写进规格书的那个数字，是制造商给的。
**热阻取决于你读的是哪一列。**按每器件看，0.29对0.225，二者相近。而一个只加载一路的拓扑——例如单相升压级——看到的是0.57，是单芯片器件的2.5倍。每器件的数值假定两路均匀受载。把一颗器件的散热器计算照搬到另一颗上，误差就是这个倍数。
存储温度上限不同，135 °C对150 °C，而且两份数据表甚至把它们挂在不同的量上。这正是那种当料号只差一个字母时、没人会再读一遍的行。
**封装标识无法解决其中任何一项。**两颗器件都激光打标为C4D40120。在收货环节区分它们，意味着数引脚或拍X光。
这一切都不能说明双芯片方案更差。它的总电容电荷（QC）是99 nC对194.9 nC，电容约为一半，因此开关损耗朝相反方向走——而这又带来它自身的重新验证问题，因为更快的开通可能使一个设计原先调好的缓冲电路（snubber）与栅极电阻值失效。缺陷不在双芯片本身，而在于：一颗单芯片器件与一颗双芯片器件，被以同一个名字出售。
为什么数据表担不起这个责任
每路惯例是真实的、有据可查的，但显现程度不一
Power Master Semiconductor是一家在清州设有晶圆厂的韩国IDM，就这一读法问题发布过一份应用笔记——AN-CD2202，Rev. 1，2022年6月7日。这是我们找到的、来自制造商一方对这一惯例最清晰的陈述。该笔记明确写道：其料号PCW120D40D1中的D意为双芯片；其单芯片同族PCA120S20D1以S表示单芯片，采用TO-247两引脚封装；而其电气特性表的表头为**"(Per Leg, TC = 25 °C unless otherwise noted)"**。其热阻之所以以两种方式给出，与Wolfspeed器件出于同一原因——每路0.69 °C/W，对每器件0.35 °C/W。
那个表头才是决定性证据，引脚数不是。TO-247-3的单芯片器件很常见：onsemi的NTHL080N120SC1 SiC MOSFET就是一颗TO-247-3L单芯片，栅极、漏极、源极分列这三个引脚上。三个引脚意味着"这可能是双芯片"，绝不意味着"这就是双芯片"。真正把它定下来的，是每路/每器件的标注，以及第一页上的端子连接图。
同一份应用笔记还带着第二个值得纳入评估的发现。该器件的正向电压温度系数在大约16 A处发生交越——在此以下，正向电压随温度升高而下降——笔记明确指出"该交越点因器件而异"。"SiC二极管因正温度系数而可安全并联"这一常用简化说法，在交越点以上成立，在其以下则不成立，因此轻载时的电流分担并不会自平衡。交越点落在何处，是一个要去问供应商的问题；它很少被印出来。
我们应当坦白这一证据的局限。**我们在两家制造商——Wolfspeed与Power Master Semiconductor——处核实了单芯片对双芯片的命名问题。**我们并未就同一模式审查Infineon、ROHM或STMicroelectronics的产品线，也不声称它是全行业普遍现象。两个独立实例足以让它成为一个核查点，却不足以让它成为一条普遍结论。在我们这一侧，我们把这两种配置作为独立的行项目保留，并在双芯片上按每路给出热阻——这一区分可见于我们的SiC肖特基二极管页面。
车规等级买到的是文件，而不是性能
第二种失误，是把等级标签当作性能主张来读。我们逐行对比了两份onsemi数据表的全文：NTHL080N120SC1（工业级，Rev. 6，2023年1月）与NVHL080N120SC1（车规级，Rev. 4，2022年5月）。
没有一个电气或热学数字不同。VDSS 1200 V，ID 31 A @ TC 25 °C，RDS(on) typ 80 / max 110 mΩ，RthJC 0.84 °C/W，QG(tot) 56 nC，EAS 171 mJ——从头到尾完全相同。不同之处在于修订日期、标题中的品牌措辞、打标方案、应用示例（UPS与DC-DC变换器，对车载充电机与EV/HEV DC-DC）、同一物理CASE的封装名拼写，以及一条特性要点：AEC−Q101 Qualified and PPAP Capable。
那一条要点，才是产品本身。车规等级在这里交付的，是认证证据、PPAP、变更控制与批次可追溯性——而不是一颗更好的芯片。为了性能而买它，意味着你为一批文件付了钱，事后却不去要来看。
AEC-Q101是一份自我声明，而且它自己这么说
这份标准对自己的身份直言不讳。AEC-Q101 Rev E，日期为2021年3月1日，在§1.3.1中写道："there are no 'certifications' for AEC-Q101 qualification and there is no certification board run by AEC to qualify parts."（AEC-Q101认证并不存在"认证证书"，AEC也不设立任何用于认证器件的认证委员会。）没有证书可领，因为根本没有机构颁发。由供应商跑测试并声明结果；证据是认证测试报告，连同§3.1与附录2中所述的Certificate of Design, Construction and Qualification（设计、构造与认证证明）。
同一份文件中的四项条款，决定了买方实际收到什么。
数据表排在最后。§2.1将文件优先级设定为：(a) 采购订单，(b) 双方约定的单项器件规格，(c) AEC-Q101本身，(d) 参考文件，(e) 供应商的数据表。如果在(b)处并不存在约定的器件规格，那么争议中唯一的技术文件，就是排第五的那份——由供应商独自撰写、也独自修订的那份。
"依据其测试"不等于"已认证"。§1.3.1允许供应商在与用户达成一致的前提下，以低于标准所要求的样本量与条件进行认证——但在未完成的要求补齐之前，该器件不能被称为AEC-Q101 qualified（已认证）。一份写着"tested per AEC-Q101"（依据AEC-Q101测试）的报价，与"AEC-Q101 qualified"（AEC-Q101已认证）并不是同一个主张，而这一差别是看不见的，除非你去问：哪些要求被削减了。
数据可能并非来自你的器件。§2.2允许使用通用族数据：认证该族的"四角"（four corners），处于其间的器件即被覆盖。§4.2下唯一被强制要求按器件专属进行的，只有ESD HBM/CDM与参数验证。随后，标准把决定权交给买方——"The user(s) will be the final authority on the acceptance of generic data in lieu of specific part test data."（在以通用数据替代具体器件测试数据这件事上，用户是最终的裁定方。）这是一个要去做的决定，而不是一项客套地去请求的礼节。
变更通知，一切以合同为准。§3.2.1的全文为："The supplier will meet mutually agreed upon requirements for product/process changes."（供应商将满足双方约定的产品／工艺变更要求。）没有通知期限，没有渠道，没有格式。一颗AEC-Q101器件并不自带PCN（产品变更通知）窗口。（JEDEC的JESD46已于2016年7月被JEDEC/ECIA/IPC联合标准J-STD-046取代，公开摘要称其中有90天的发货前通知要求。我们无法取得该标准正文——它是付费的——因此我们将其作为二手转述、而非经核实的条款陈述，也无法确认它是否对最后一次采购（last-time-buy）窗口作出任何规定。）
就规模而言，标签背后的这套认证，至少要跑三个批次 × 每批次77件（§2.3.4），覆盖至少**−40 °C到+125 °C**的工作范围（§1.3.1），其中HTRB与HTGB为1000小时，H3TRB为85 °C/85% RH下1000小时，温度循环为1000次，HAST为130 °C/85% RH下96小时。其中若干项有据可查的削减——温度循环若在Tj+25 °C或175 °C下运行则降至400次，HTGB在Tj+25 °C下降至500小时——这又是一个理由，说明报告比标签更重要。
有一条条款鲜为人知，且直接适用于SiC肖特基二极管。Table 2的一条带字母的注释（Note X）允许：对于在直流反向条件下的HTRB中可能发生热失控的开关器件，可以不规定其在额定直流反向电压下的最高额定结温，但要求把实际所用的条件写入认证测试计划或报告。换句话说，**一颗SiC二极管认证背后那1000小时的HTRB，可能并未在该器件的额定结温下运行，而标准允许这样做。**要向供应商提出的问题，不是"它通过HTRB了吗"，而是"在什么电压、什么结温下"。
25 °C那一列，藏起了真正要紧的差异
器件在25 °C下被拿来比较，却在接近其极限处运行。这两种状态之间的倍数并不是这门技术的固有属性；它因器件而异，数据同样出自那些一手数据表。
| 参数 | 器件 | 25 °C | 高温下 | 倍数 |
|---|---|---|---|---|
| VF (max) | C4D40120D / C4D40120H | 1.8 V | 3.0 V @ 175 °C | ×1.67 |
| IR (max) | C4D40120D | 200 µA | 400 µA @ 175 °C | ×2 |
| IR (max) | C4D40120H | 300 µA | 500 µA @ 175 °C | ×1.67 |
| IR (max) | PCW120D40D1 | 100 µA | 300 µA @ 175 °C | ×3 |
| IDSS (max) | NTHL/NVHL080N120SC1 | 100 µA | 1 mA @ 175 °C | ×10 |
| RDS(on) (typ) | NTHL/NVHL080N120SC1 | 80 mΩ | 114 mΩ @ 150 °C | ×1.43 |
高温列混用了不同的测试条件基准：Power Master的漏电流是在TC = 175 °C下，而Wolfspeed与onsemi的数值是在Tj = 175 °C下。每颗器件各自的倍数不受此影响仍然成立，但按本文自己的规则——在把数字并排放置之前先对齐条件——这种混用值得在这张用来说明观点的表格里点明。
反向漏电流的倍数，在这四颗器件之间从×1.67铺开到×10。一份建立在25 °C那一列之上的待机损耗计算，可能会差一个数量级；而两颗候选器件在25 °C下的排序，到了工作温度可能颠倒过来。
同一张表里还坐着两个次要观察。其一，高温数值是否出现，本身就是一个信号——这里四颗器件全都给出了，而一份止步于25 °C的数据表，要么是没测，要么是选择不印。其二，即便它们出现，往往也是典型值而非最大值：PCW120D40D1的175 °C正向电压给出typ 1.8 V，而max那一格是空的；onsemi的150 °C导通电阻给出typ 114 mΩ，没有max。典型值不是保证，而最坏情况的热设计需要的是那个保证。在把这些数字中的任何一个并排放置之前，必须先对齐测试条件——onsemi在VGS = 20 V、ID = 20 A下规定导通电阻，而SiC MOSFET的导通电阻对栅极电压足够敏感，以至于一颗在15 V或18 V下给值的竞品器件根本不可比。这与20 A / 40 A正向电压是同一个陷阱，只是高了一层；这也是为什么在SiC MOSFET产品线上给出任何数值之前，我们会先把栅极驱动这一族确定下来。
谁做的芯片，改变了供应商能告诉你什么
中国的SiC供应商分为两种结构：一类是自建晶圆厂、垂直整合的大型功率半导体厂商；另一类是无晶圆厂（fabless）的设计公司，它们把晶圆下单给SiC代工厂——有的在国内，有的在台湾或欧洲。这一区分与质量无关，而在于：有哪些信息存在、可以交给你。
自有晶圆厂把晶圆批次与封装批次在同一家公司内部连起来，自己分析可归因于芯片的失效，只管理自己的工艺变更，也自己决定是否重新认证。而基于代工厂的供应商，这些没有一样是完全靠自己完成的：晶圆批次记录属于代工厂，其中一部分无法移交；一份可归因于芯片的8D要退回代工厂，回来得更慢、也更简略；一次代工厂的工艺变更要多经过一道环节才抵达供应商，因而更晚；而一次代工厂的变更，在实务上相当于一次新的认证。这一推理来自AEC-Q101 §3.2关于重新认证的条款，以及这两种结构各自的运作方式；我们并未对照任何一家具体供应商的实际行为加以核实，因此请把它当作去提一个问题的理由，而非一项定论。这个问题分两半：你是否自有晶圆厂；如果不是，你与代工厂的协议是否要求代工厂就工艺变更通知你，而你的合同又是否把这份通知向下传递到你手里？暴露风险就在后半段，而它很少被问到。
在这一点上，韩国正在缓慢地获得一个本土选项。DB HiTek于2026年9月9日宣布，已完成一套200 mm 1200 V SiC MOSFET工艺的可靠性认证，称其为首个完成的1200 V八英寸SiC代工流程；其第二代工艺据称为2.5 mΩ·cm²或以下，18 V栅压下阈值电压高于3 V，而以2.3 mΩ·cm²、短路承受能力高于2.5 µs为目标的第三代，预定于2026年11月披露。对于现在就要采购的人而言，真正要紧的是时间表：面向一般客户的开放据称在2027年第二季，量产目标在2027年，而该公告只字未提AEC-Q101或车规认证。对于一份本季度必须下达的订单，它并不是一个可选项。这一切底下的衬底供应，本身是一个持续变动的问题，我们在关于六英寸到八英寸SiC晶圆过渡的文章中作了讨论。