功率元件資料表的第一行是一句行銷用語,而不是識別碼。Wolfspeed的C4D40120D與C4D40120H的標題逐字相同——"4th Generation 1200 V, 40 A Silicon Carbide Schottky Diode"——封裝標識也相同,都是C4D40120。一顆是單晶粒,另一顆是同一封裝內的兩顆晶粒,而這顆雙晶粒元件按每路給出其突波承受能力(i²t):84.5 A²s,對應單晶粒元件的305。當突波只落在一路上時,這3.6倍的差距才是真正的裕度。將元件標識與採購訂單相核對的來料檢驗,兩者都會通過。在展開細節之前先給出應據以行動的結論:管轄一份功率元件訂單的文件,是你自己撰寫的元件專屬規格書,而不是供應商的資料表——其理由就寫在AEC-Q101本身之中:在文件優先級排序裡,供應商的資料表在五者中排在最後。
問題所在:額定值一致,元件卻不同
以下將兩顆Wolfspeed元件並列,資料取自資料表PDF——C4D40120D為Rev. 9,2024年9月;C4D40120H為Rev. 4,2024年8月。雙晶粒元件在其表格下註明* Per Leg, ** Per Device。
| C4D40120D——雙晶粒,TO-247-3 | C4D40120H——單晶粒,TO-247-2 | |
|---|---|---|
| 資料表標題 | 1200 V, 40 A SiC Schottky Diode | 1200 V, 40 A SiC Schottky Diode |
| 封裝標識 | C4D40120 |
C4D40120 |
| IF @ TC = 25 °C | 56.5 / 113 A(每路 / 每元件) | 128 A |
| IFSM @ 25 °C, 10 ms | 130 A(每路) | 247 A |
| i²t @ 25 °C, 10 ms | 84.5 A²s(每路) | 305 A²s |
| i²t @ 110 °C | 60.5 A²s(每路) | 300 A²s |
| VF typ / max, Tj 25 °C | 1.5 / 1.8 V 在 IF = 20 A | 1.5 / 1.8 V 在 IF = 40 A |
| RthJC typ | 0.29(每元件)/ 0.57(每路) | 0.225 |
| Qc @ 800 V | 99 nC | 194.9 nC |
| 儲存溫度 | −55 至 +135 °C(Tstg) | −55 至 +150 °C(作為殼溫與儲存溫度,Tc) |
這張表引出五個實務陷阱。
**順向電壓看著相同,卻不可比。**兩份資料表都寫typ 1.5 V、max 1.8 V。但測試電流分別是20 A和40 A。任何一張刪掉了測試條件列的對比表格,都會把這兩顆元件在導通損耗上顯示為相等。雙晶粒元件的資料表在任何地方都未保證:當單路承載40 A時的順向電壓。
**突波承受能力是按每路給出的,而規則不是由你自己朝任何一個方向去換算這個數值,而是向製造商索取元件級的突波額定值。**原因在於i²t是電流平方的積分,因此它不會像線性額定值那樣按比例縮放。這兩個突波數值彼此甚至並不獨立:i²t = IFSM²·tp/2 能複現每一個印出的數值(130² × 0.005 = 84.5,247² × 0.005 = 305,以及Power Master的135² × 0.005 = 91.1)。正因為它是一個平方量,兩路均勻分擔一次突波時,其元件級i²t是每路數值的四倍,而非兩倍——4 × 84.5 = 338 A²s,略高於單晶粒的305,因此在均勻分擔的情形下,雙晶粒元件反而是略強的那一顆,而不是"3.6倍"這個醒目說法所暗示的更弱的那一顆。那3.6倍的差距只有在相反的情形下才真實存在:某個故障或某種拓撲只驅動一路,會讓那一路只剩下它裸露的84.5 A²s。而均勻分擔並無保證——製造商並不擔保這一點,且在順向電壓交越點以下,負溫度係數會與之作對——與此同時,元件級額定值本身根本就沒有印出來。在一個你無法安全換算的數值和一個頁面上根本沒有的數值之間,應當寫進規格書的那個數字,是製造商給的。
**熱阻取決於你讀的是哪一列。**按每元件看,0.29對0.225,二者相近。而一個只加載一路的拓撲——例如單相升壓級——看到的是0.57,是單晶粒元件的2.5倍。每元件的數值假定兩路均勻受載。把一顆元件的散熱器計算照搬到另一顆上,誤差就是這個倍數。
儲存溫度上限不同,135 °C對150 °C,而且兩份資料表甚至把它們掛在不同的量上。這正是那種當料號只差一個字母時、沒人會再讀一遍的行。
**封裝標識無法解決其中任何一項。**兩顆元件都雷射打標為C4D40120。在收貨環節區分它們,意味著數引腳或拍X光。
這一切都不能說明雙晶粒方案更差。它的總電容電荷(QC)是99 nC對194.9 nC,電容約為一半,因此開關損耗朝相反方向走——而這又帶來它自身的重新驗證問題,因為更快的開通可能使一個設計原先調好的緩衝電路(snubber)與閘極電阻值失效。缺陷不在雙晶粒本身,而在於:一顆單晶粒元件與一顆雙晶粒元件,被以同一個名字出售。
為什麼資料表擔不起這個責任
每路慣例是真實的、有據可查的,但顯現程度不一
Power Master Semiconductor是一家在清州設有晶圓廠的韓國IDM,就這一讀法問題發布過一份應用筆記——AN-CD2202,Rev. 1,2022年6月7日。這是我們找到的、來自製造商一方對這一慣例最清晰的陳述。該筆記明確寫道:其料號PCW120D40D1中的D意為雙晶粒;其單晶粒同族PCA120S20D1以S表示單晶粒,採用TO-247兩引腳封裝;而其電氣特性表的表頭為**"(Per Leg, TC = 25 °C unless otherwise noted)"**。其熱阻之所以以兩種方式給出,與Wolfspeed元件出於同一原因——每路0.69 °C/W,對每元件0.35 °C/W。
那個表頭才是決定性證據,引腳數不是。TO-247-3的單晶粒元件很常見:onsemi的NTHL080N120SC1 SiC MOSFET就是一顆TO-247-3L單晶粒,閘極、汲極、源極分列這三個引腳上。三個引腳意味著"這可能是雙晶粒",絕不意味著"這就是雙晶粒"。真正把它定下來的,是每路/每元件的標註,以及第一頁上的端子連接圖。
同一份應用筆記還帶著第二個值得納入評估的發現。該元件的順向電壓溫度係數在大約16 A處發生交越——在此以下,順向電壓隨溫度升高而下降——筆記明確指出"該交越點因元件而異"。"SiC二極體因正溫度係數而可安全並聯"這一常用簡化說法,在交越點以上成立,在其以下則不成立,因此輕載時的電流分擔並不會自平衡。交越點落在何處,是一個要去問供應商的問題;它很少被印出來。
我們應當坦白這一證據的局限。**我們在兩家製造商——Wolfspeed與Power Master Semiconductor——處核實了單晶粒對雙晶粒的命名問題。**我們並未就同一模式審查Infineon、ROHM或STMicroelectronics的產品線,也不聲稱它是全行業普遍現象。兩個獨立實例足以讓它成為一個核查點,卻不足以讓它成為一條普遍結論。在我們這一側,我們把這兩種配置作為獨立的行項目保留,並在雙晶粒上按每路給出熱阻——這一區分可見於我們的SiC蕭特基二極體頁面。
車規等級買到的是文件,而不是性能
第二種失誤,是把等級標籤當作性能主張來讀。我們逐行對比了兩份onsemi資料表的全文:NTHL080N120SC1(工業級,Rev. 6,2023年1月)與NVHL080N120SC1(車規級,Rev. 4,2022年5月)。
沒有一個電氣或熱學數字不同。VDSS 1200 V,ID 31 A @ TC 25 °C,RDS(on) typ 80 / max 110 mΩ,RthJC 0.84 °C/W,QG(tot) 56 nC,EAS 171 mJ——從頭到尾完全相同。不同之處在於修訂日期、標題中的品牌措辭、打標方案、應用示例(UPS與DC-DC變換器,對車載充電機與EV/HEV DC-DC)、同一物理CASE的封裝名拼寫,以及一條特性要點:AEC−Q101 Qualified and PPAP Capable。
那一條要點,才是產品本身。車規等級在這裡交付的,是認證證據、PPAP、變更控制與批次可追溯性——而不是一顆更好的晶粒。為了性能而買它,意味著你為一批文件付了錢,事後卻不去要來看。
AEC-Q101是一份自我聲明,而且它自己這麼說
這份標準對自己的身份直言不諱。AEC-Q101 Rev E,日期為2021年3月1日,在§1.3.1中寫道:"there are no 'certifications' for AEC-Q101 qualification and there is no certification board run by AEC to qualify parts."(AEC-Q101認證並不存在"認證證書",AEC也不設立任何用於認證元件的認證委員會。)沒有證書可領,因為根本沒有機構頒發。由供應商跑測試並聲明結果;證據是認證測試報告,連同§3.1與附錄2中所述的Certificate of Design, Construction and Qualification(設計、構造與認證證明)。
同一份文件中的四項條款,決定了買方實際收到什麼。
資料表排在最後。§2.1將文件優先級設定為:(a) 採購訂單,(b) 雙方約定的單項元件規格,(c) AEC-Q101本身,(d) 參考文件,(e) 供應商的資料表。如果在(b)處並不存在約定的元件規格,那麼爭議中唯一的技術文件,就是排第五的那份——由供應商獨自撰寫、也獨自修訂的那份。
"依據其測試"不等於"已認證"。§1.3.1允許供應商在與用戶達成一致的前提下,以低於標準所要求的樣本量與條件進行認證——但在未完成的要求補齊之前,該元件不能被稱為AEC-Q101 qualified(已認證)。一份寫著"tested per AEC-Q101"(依據AEC-Q101測試)的報價,與"AEC-Q101 qualified"(AEC-Q101已認證)並不是同一個主張,而這一差別是看不見的,除非你去問:哪些要求被削減了。
數據可能並非來自你的元件。§2.2允許使用通用族數據:認證該族的"四角"(four corners),處於其間的元件即被覆蓋。§4.2下唯一被強制要求按元件專屬進行的,只有ESD HBM/CDM與參數驗證。隨後,標準把決定權交給買方——"The user(s) will be the final authority on the acceptance of generic data in lieu of specific part test data."(在以通用數據替代具體元件測試數據這件事上,用戶是最終的裁定方。)這是一個要去做的決定,而不是一項客套地去請求的禮節。
變更通知,一切以合同為準。§3.2.1的全文為:"The supplier will meet mutually agreed upon requirements for product/process changes."(供應商將滿足雙方約定的產品/製程變更要求。)沒有通知期限,沒有渠道,沒有格式。一顆AEC-Q101元件並不自帶PCN(產品變更通知)窗口。(JEDEC的JESD46已於2016年7月被JEDEC/ECIA/IPC聯合標準J-STD-046取代,公開摘要稱其中有90天的發貨前通知要求。我們無法取得該標準正文——它是付費的——因此我們將其作為二手轉述、而非經核實的條款陳述,也無法確認它是否對最後一次採購(last-time-buy)窗口作出任何規定。)
就規模而言,標籤背後的這套認證,至少要跑三個批次 × 每批次77件(§2.3.4),覆蓋至少**−40 °C到+125 °C**的工作範圍(§1.3.1),其中HTRB與HTGB為1000小時,H3TRB為85 °C/85% RH下1000小時,溫度循環為1000次,HAST為130 °C/85% RH下96小時。其中若干項有據可查的削減——溫度循環若在Tj+25 °C或175 °C下運行則降至400次,HTGB在Tj+25 °C下降至500小時——這又是一個理由,說明報告比標籤更重要。
有一條條款鮮為人知,且直接適用於SiC蕭特基二極體。Table 2的一條帶字母的註釋(Note X)允許:對於在直流反向條件下的HTRB中可能發生熱失控的開關元件,可以不規定其在額定直流反向電壓下的最高額定接面溫度,但要求把實際所用的條件寫入認證測試計劃或報告。換句話說,**一顆SiC二極體認證背後那1000小時的HTRB,可能並未在該元件的額定接面溫度下運行,而標準允許這樣做。**要向供應商提出的問題,不是"它通過HTRB了嗎",而是"在什麼電壓、什麼接面溫度下"。
25 °C那一列,藏起了真正要緊的差異
元件在25 °C下被拿來比較,卻在接近其極限處運行。這兩種狀態之間的倍數並不是這門技術的固有屬性;它因元件而異,數據同樣出自那些一手資料表。
| 參數 | 元件 | 25 °C | 高溫下 | 倍數 |
|---|---|---|---|---|
| VF (max) | C4D40120D / C4D40120H | 1.8 V | 3.0 V @ 175 °C | ×1.67 |
| IR (max) | C4D40120D | 200 µA | 400 µA @ 175 °C | ×2 |
| IR (max) | C4D40120H | 300 µA | 500 µA @ 175 °C | ×1.67 |
| IR (max) | PCW120D40D1 | 100 µA | 300 µA @ 175 °C | ×3 |
| IDSS (max) | NTHL/NVHL080N120SC1 | 100 µA | 1 mA @ 175 °C | ×10 |
| RDS(on) (typ) | NTHL/NVHL080N120SC1 | 80 mΩ | 114 mΩ @ 150 °C | ×1.43 |
高溫列混用了不同的測試條件基準:Power Master的漏電流是在TC = 175 °C下,而Wolfspeed與onsemi的數值是在Tj = 175 °C下。每顆元件各自的倍數不受此影響仍然成立,但按本文自己的規則——在把數字並排放置之前先對齊條件——這種混用值得在這張用來說明觀點的表格裡點明。
逆向漏電流的倍數,在這四顆元件之間從×1.67鋪開到×10。一份建立在25 °C那一列之上的待機損耗計算,可能會差一個數量級;而兩顆候選元件在25 °C下的排序,到了工作溫度可能顛倒過來。
同一張表裡還坐著兩個次要觀察。其一,高溫數值是否出現,本身就是一個信號——這裡四顆元件全都給出了,而一份止步於25 °C的資料表,要麼是沒測,要麼是選擇不印。其二,即便它們出現,往往也是典型值而非最大值:PCW120D40D1的175 °C順向電壓給出typ 1.8 V,而max那一格是空的;onsemi的150 °C導通電阻給出typ 114 mΩ,沒有max。典型值不是保證,而最壞情況的熱設計需要的是那個保證。在把這些數字中的任何一個並排放置之前,必須先對齊測試條件——onsemi在VGS = 20 V、ID = 20 A下規定導通電阻,而SiC MOSFET的導通電阻對閘極電壓足夠敏感,以至於一顆在15 V或18 V下給值的競品元件根本不可比。這與20 A / 40 A順向電壓是同一個陷阱,只是高了一層;這也是為什麼在SiC MOSFET產品線上給出任何數值之前,我們會先把閘極驅動這一族確定下來。
誰做的晶粒,改變了供應商能告訴你什麼
中國的SiC供應商分為兩種結構:一類是自建晶圓廠、垂直整合的大型功率半導體廠商;另一類是無晶圓廠(fabless)的設計公司,它們把晶圓下單給SiC代工廠——有的在國內,有的在台灣或歐洲。這一區分與品質無關,而在於:有哪些資訊存在、可以交給你。
自有晶圓廠把晶圓批次與封裝批次在同一家公司內部連起來,自己分析可歸因於晶粒的失效,只管理自己的製程變更,也自己決定是否重新認證。而基於代工廠的供應商,這些沒有一樣是完全靠自己完成的:晶圓批次記錄屬於代工廠,其中一部分無法移交;一份可歸因於晶粒的8D要退回代工廠,回來得更慢、也更簡略;一次代工廠的製程變更要多經過一道環節才抵達供應商,因而更晚;而一次代工廠的變更,在實務上相當於一次新的認證。這一推理來自AEC-Q101 §3.2關於重新認證的條款,以及這兩種結構各自的運作方式;我們並未對照任何一家具體供應商的實際行為加以核實,因此請把它當作去提一個問題的理由,而非一項定論。這個問題分兩半:你是否自有晶圓廠;如果不是,你與代工廠的協議是否要求代工廠就製程變更通知你,而你的合同又是否把這份通知向下傳遞到你手裡?暴露風險就在後半段,而它很少被問到。
在這一點上,韓國正在緩慢地獲得一個本土選項。DB HiTek於2026年9月9日宣布,已完成一套200 mm 1200 V SiC MOSFET製程的可靠性認證,稱其為首個完成的1200 V八英寸SiC代工流程;其第二代製程據稱為2.5 mΩ·cm²或以下,18 V閘壓下閾值電壓高於3 V,而以2.3 mΩ·cm²、短路承受能力高於2.5 µs為目標的第三代,預定於2026年11月披露。對於現在就要採購的人而言,真正要緊的是時間表:面向一般客戶的開放據稱在2027年第二季,量產目標在2027年,而該公告隻字未提AEC-Q101或車規認證。對於一份本季度必須下達的訂單,它並不是一個可選項。這一切底下的基板供應,本身是一個持續變動的問題,我們在關於六英寸到八英寸SiC晶圓過渡的文章中作了討論。